티씨씨가운영하는블로그

728x90


DRAM은 30nm까지 공정 미세화를 진행하여 왔습니다. 그러나 20nm급 부터는 EUV(Extreme Ultra Violet) 노광장비 개발의 지연으로 한계에 부딪쳤습니다. 20nm급의 회로를 웨이퍼에 그려넣기 위해서는 EUV라는 매우 짧은 파장의 광원이 요구됩니다. 하지만 EUV장비는 기술적인 난제들로 인하여 추후에 상용화가 가능할 전망입니다.

20nm급 노광장비가 양산되지 못하는 상황에서 소자업체들은 기존의 Immersion 노광장비를 이용하여 여러번 나누어 진행하여 회로선폭을 미세화하는 DPT(Double Patterning Technology), QPT(Quadruple Patterning Technology) 등의 우회전술을 사용하여야 합니다.





영홈페이지 http://www.tcctech.co.kr
QR 코드 : 

'반도체 패키징기술' 카테고리의 다른 글

3D NAND 시장확대  (0) 2017.07.14
DRAM의 공정미세화  (0) 2017.07.07
패키징(Packaging)공정 정리  (0) 2017.06.23
금속연결(Wire Bonding) 및 성형(Molding)  (0) 2017.06.16
웨이퍼절단 및 칩부착  (0) 2017.06.09
Posted by 티씨씨