2015. 8. 28. 08:30 반도체 패키징기술
업체동향 - ASET
여러칩을 세로로 겹쳐 쌓는 3차원 실장에 대해, 각 칩을 관통하는 전극을 형성하여, 상하의 칩간 접속기술을 개발하였습니다. Si 웨이퍼를 관통하는 전극을 형성해, 칩의 형태로 잘라 형성할 때까지의 순서를 확립해, 각각의 공정에 있어서의 가공시의 문제를 밝혀내어 해결하였습니다. 관통 전극을 갖춘 LSI를 대량생산하는 것을 가정, 관통 전극을 단시간에 형성하는 방법도 고안하였습니다. Si제의 인터포저 위에 두께 50㎛의 칩 4개가 적층됩니다. Si제의 칩을 에칭하여 비어, 홀을 만들어, 거기에 Cu를 도금하여 충전하는 것으로 가로, 세로 10㎛의 관통 전극을 형성하고, 전극의 간격을 20㎛입니다. ASET의 연구성과 중에서 중요한 점은 관통 전극을 확실하게 형성하는 기술을 확립할 수 있던 것입니다.
운영홈페이지 : http://www.tcctech.co.kr
QR 코드 : 
'반도체 패키징기술' 카테고리의 다른 글
| 적층한 칩간 배선연결기술 (0) | 2015.09.11 |
|---|---|
| 업체동향 - 공동개발 (0) | 2015.09.04 |
| 업체동향 - ASET (0) | 2015.08.28 |
| 업체동향 - NEC의 신뢰성 확보노력 (0) | 2015.08.21 |
| 업체동향 - NEC (0) | 2015.08.14 |
| 업체동향 - 도시바 (0) | 2015.08.07 |
TAG ASET,
Cu,
cu를,
is제의,
lsi,
lsi를,
Si,
si제,
가공,
가공시,
가공시의,
가로,
가정,
각각,
각각의,
각칩,
각칩을,
간격,
간격을,
갖춘,
개발,
거기,
거기에,
것으로,
것을,
겹쳐,
겹쳐쌓는,
고안,
공정,
공정에,
관통,
관통전극,
관통전극을,
관통하는,
기술,
기술을,
까지,
까지의,
단시간,
단시간에,
대량,
대량생산,
대량생산하는,
대해,
도금,
도금하여,
동향,
두께,
만들어,
문제,
문제를,
밝혀,
밝혀내,
밝혀내어,
방법,
방법도,
비어,
비어홀,
상하,
상하의,
생산,
생산하는,
성과,
세로,
세로로,
순서,
순서를,
시간,
시간에,
실장,
실장에,
싾는,
업체,
업체동향,
에칭,
에칭하여,
여러,
여러칩,
여러칩을,
연구,
연구성과,
연구성과중,
연구성과중에,
연구성과중에서,
웨이퍼,
웨이퍼를,
위에,
인터,
인터포저,
있던,
있어,
있어서,
있어서의,
잘라,
적층,
전극,
전극을,
전극의,
접속,
접속기술,
접속기술을,
중에,
중에서,
중요,
중요한,
중요한점,
중요한점은,
차원,
충전,
충전하는,
칩간,
칩을,
칩의,
포저,
하는,
하여,
해결,
형서할때,
형성,
형성하고,
형성하는,
형성하여,
형성해,
형태,
형태로,
홀을,
확립,
확립할수,
확립해,
확실,
확실하게,
확실하게형성
댓글을 달아 주세요