적층한 칩간 배선연결기술

지금까지의 DRAM은 미세화 공정으로 대용량화를 이루기는 했지만, 실장면적의 경우에는 계속 증대하는 경향을 보입니다. Si 관통전극은 메모리 칩에 열린 작은 관통 컨택홀에 Cu를 도금법으로 채워 넣어, 적층한 칩 간의 회로를 연결하는 기술입니다. 이는 베어 칩 정도의 실장 면적 실현이 가능하고, 용량이 같은 현행 DRAM과 비교하여 소비전력을 30% 정도 절약할 수 있는데, 지금까지 메모리 어레이 내에서 2차원적으로 배선해 온 내부 버스를 3차원화함으로써 배선거리를 짧게 할 수 있었기 때문입니다.

운영홈페이지 : http://www.tcctech.co.kr
QR 코드 :