2017. 10. 27. 08:30 반도체 패키징기술
SoC (System-on-chip)의 어려움
728x90
SoC의 각 기능 블록들에 대해서는 각 블럭들의 제조공정의 최적화가 필요합니다. 예를 들어, 메모리와 논리회로를 한 SoC에 넣기 위해서는 절충적인 공정이 사용되어야 합니다. 이 절충의 공정은 메모리와 논리회로의 성능을 감소시킬 것입니다. 논리회로와 메모리회로의 어느 하나의 웨이퍼공정으로 하게 된다하더라도 제조비용은 더욱 상승할 것입니다.
디지털/아날로그 혼합신호 SoC에서 아날로그신호로부터 유입되는 전기적 잡음을 논리회로로부터 제거하는 것이 어렵습니다.
운영홈페이지 : http://www.tcctech.co.kr
QR 코드 : 
'반도체 패키징기술' 카테고리의 다른 글
| SOP의 장점 (0) | 2017.11.10 |
|---|---|
| SOP Overcome SoC Problems (0) | 2017.11.03 |
| SoC (System-on-chip)의 어려움 (0) | 2017.10.27 |
| SoC (System-on-chip) Problems (0) | 2017.10.20 |
| SOP (System-on Package) (0) | 2017.10.13 |
| CSP (Chip Scale Package)와 MCP (Multi-Chip stacked Package) (0) | 2017.09.29 |
TAG Chip,
on,
SoC,
SOC에,
soc에서,
soc의,
System,
각기능,
감소,
감소시킬,
공정,
공정으로,
공정은,
공정의,
공정이,
기능,
넣기,
넣기위해,
넣기위해서,
넣기위해서는,
논리,
논리회로,
논리회로로,
논리회로를,
논리회로의,
대해,
대해서,
대해서는,
더욱,
된다,
들어,
디지털,
라도,
메모리,
메모리와,
메모리회로,
메모리회로의,
부터,
블럭들의,
블록,
블록들,
블록들에,
비용,
비용은,
사용,
사용되,
사용되어,
사용되어야,
상승,
상승할,
상승할것,
성능,
성능을,
시킬,
신호,
신호로,
신호로부터,
아날로그,
아날로그신호,
어느,
어느하나,
어느하나의,
어려움,
예를,
예를들어,
웨이퍼,
웨이퍼공정,
웨이퍼공정으로,
위해,
위해서,
위해서는,
유입,
유입되,
유입되는,
잡음,
잡음을,
전기,
전기적,
전기적잡음,
전기적잡음을,
절충,
절충의,
절충적,
절충적인,
제거,
제거하는,
제거하는것이,
제조,
제조공정,
제조공정의,
제조비용,
제조비용은,
최적,
최적화,
최적화가,
필요,
하게,
하게된다,
하나,
하나의,
하는,
하는것이,
하더,
하더라도,
혼합,
혼합신호,
회로,
회로로,
회로를,
회로의
댓글을 달아 주세요