2015.09.11 08:30 반도체 패키징기술
적층한 칩간 배선연결기술
지금까지의 DRAM은 미세화 공정으로 대용량화를 이루기는 했지만, 실장면적의 경우에는 계속 증대하는 경향을 보입니다. Si 관통전극은 메모리 칩에 열린 작은 관통 컨택홀에 Cu를 도금법으로 채워 넣어, 적층한 칩 간의 회로를 연결하는 기술입니다. 이는 베어 칩 정도의 실장 면적 실현이 가능하고, 용량이 같은 현행 DRAM과 비교하여 소비전력을 30% 정도 절약할 수 있는데, 지금까지 메모리 어레이 내에서 2차원적으로 배선해 온 내부 버스를 3차원화함으로써 배선거리를 짧게 할 수 있었기 때문입니다.
운영홈페이지 : http://www.tcctech.co.kr
QR 코드 : 
'반도체 패키징기술' 카테고리의 다른 글
| SOP 기술 특허출원 현황 (0) | 2015.09.25 |
|---|---|
| 반도체 패키지의 기술특허정보 분석 (0) | 2015.09.18 |
| 적층한 칩간 배선연결기술 (0) | 2015.09.11 |
| 업체동향 - 공동개발 (0) | 2015.09.04 |
| 업체동향 - ASET (0) | 2015.08.28 |
| 업체동향 - NEC의 신뢰성 확보노력 (0) | 2015.08.21 |
TAG Cu,
cu를,
DRAM,
dram과,
dram은,
RAM,
Si,
가능,
가능하고,
같은,
거리,
거리를,
경우,
경우에,
경우에는,
경향,
경향을,
계속,
공정,
공정으로,
관통,
관통전극,
관통전극은,
기술,
까지,
까지의,
내부,
내부버스,
내부버스를,
내에서,
넣어,
대용량,
대용량화,
대용량화를,
도금,
도금법,
도금법으로,
때문,
메모리,
메모리어레이,
메모리칩,
메모리칩에,
면적,
면적실현,
면적실현이,
면적의,
미세,
미세화,
미세화공정,
미세화공정으로,
배선,
배선거리,
배선거리를,
배선연결,
배선해,
배션연결기술,
버스,
버스를,
베어,
베어칩,
베어칩정도,
베어칩정도의,
보입,
비교,
비교하여,
소비,
소비전력,
소비전력을,
실장,
실장면적,
실장면적실현,
실장면적실현이,
실장면적의,
실현,
실현이,
어레이,
에서,
연결,
연결기술,
연결하는,
연결하는기술,
열린,
용량,
용량이,
용량이같은,
용량화,
용량화를,
으로,
이는,
이루기,
이루기는,
있는데,
있었기,
작은,
적층,
적층한,
전극,
전극은,
전력,
전력을,
절약,
절약할수,
정도,
정도의,
증대,
증대하는,
지금,
지금까지,
지금까지의,
짧게,
차원,
차원적,
차원적으로,
차원화,
차원화함,
차원화함으로,
차원화함으로써,
채워,
채워넣어,
칩,
칩간,
칩에,
컨택,
컨택홀,
컨택홀에,
하고,
하는,
하여,
할수,
했지만,
현행,
회로,
회로를
댓글을 달아 주세요