수직형(3차원 적층 패키지)

 

3개 칩을 스택한 S-CSP

 

3차원 적층 패키지는 SIP의 한 분야로서 칩 또는 패키지 적층을 통해 두께 방향의 부피 밀도를 높여 패키지 면적에 비해 Si 효율을 극대화 시키는 기술로서 최근 활용이 급증하고 있습니다.
3차원 적층 패키지는 Flash, SRAM, DRAM, baseband, mixed signal, analog 및 logic 소자 등 다양한 소자들을 적층함으로서 system integration을 개선하는 기술로서 휴대용 전자/통신제품의 크기, 무게, 가격 등을 더욱 낮추는데 없어서는 안되는 기술입니다. 최초의 3차원 적층 패키지는 CSP에 몇 개의 칩을 적층한 Stack-CSP(S-CSP) 출현으로 시작하였습니다. 1999년 앰코/샤프는 세계 최초로 3개의 칩을 적층한 S-CSP를 개발하였습니다. S-CSP는 앰코와 샤프가 주도하여 규격화, 가격 저렴화, 공급선 및 인프라 확보 등을 개선하고 있습니다.
S-CSP는 대부분 휴대폰 제조업체의 메모리 블록과 baseband 부분에 적용되고 있습니다. S-CSP는 두개의 TSOP 패키지로 사용할 때에 비해 크기와 무게가 1/3에 불과합니다.
이와 같은 이유로 S-CSP의 수요는 휴대폰 수요의 급증 및 다양한 기능 요구에 따라 수요가 늘어날 것으로 예측되고 있습니다.
이는 S-CSP 만이 유일하게 휴대폰, PDA, memory block 등에서의 엄청난 수요를 적정한 가격과 시장이 요구하는 시간요구 조건을 맞출 수 있는 대안으로 제시되고 있습니다. 이에 따라 장비, 테스트, 재료, 서비스 공급자 등의 인프라 구조가 급속도로 형성되고 있습니다. 일본의 휴대폰 제조업체는 3개의 칩을 적층한 S-CSP를 적용하고 있으며 이를 통해 휴대폰 부피 및 무게를 거의 40-60 cc와 gram으로 낮출 수 있었습니다. 이로 인해 차세대 고성능/고전송 속도 휴대폰인 I-Mode나 3G handset 등이 가능하게 되었습니다.

 

 

여러 가지 Stack-CSP 패키지 종류

 

플립칩 S-CSP 패키지

 

S-CSP 패키지 로드맵

 

Flash와 SRAM 2개의 CSP 패키지 모습

 

P 패키지 및 MCM 대 하나의 3-D S-CSP 비교

 

또 다른 관심을 Rm는 multichip 3-D 패키지는 stacked MCM (S-MCM)입니다. 3개의 칩이 3개 모두를 적층하기 어려울 경우 2+1의 칩 구조로 이를 해결할 수 있습니다. 상기그림은 여러 가지 칩 적층 구조와 multichip 패키징 구조의 예를 보여 주고 있습니다. 또한 와이어 본딩을 사용한 S-CSP 패키지의 패키지 효율을 대폭 증가시킬 수 있는 방법이 플립칩과 와이어 본딩을 공히 사용하는 패키지입니다. 상기그림은 3-D 패키지의 발전 경향을 한눈으로 볼 수 있습니다.

 

 

 

 

운영홈페이지 : http://www.tcctech.co.kr
QR 코드 :