티씨씨가운영하는블로그

반도체 패키지 체계

반도체 패키지의 체계는 여러 단계로 나누어집니다. 1단계 패키지이란 주로 반도체 칩을 와이어 본드(Wire Bond), TAB(Tape Automated Bonding), 플립칩(Flip Chip)을 사용하여 싱글 칩 모듈(Single Chip Module)을 만드는 단계입니다. 2단계 패키징은 만들어진 싱글 칩 모듈을 표면실장기술(SMT)나 삽입식 실장기술(PTH)을 이용하여 PCB, 금속 코어 또는 세라믹 카드 등에 접속하는 단계를 말합니다. 3단계는 PCB 카드 등을 좀더 큰 보드 위에 접속하는 것으로 이에 따른 커넥터 또는 접속 등이 이에 포함됩니다. 통상적인 개인용 컴퓨터의 경우 제3단계 패키징에서 제품이 완성됩니다. 최종 제품의 크기에 따라 대형 컴퓨터와 같은 제품의 경우 3단계의 보드를 여러 개 모아 게이트로 접속하는 제 4단계(level 4), 여러 개의 게이트를 프레임에 장착하는 제 5단계도 사용됩니다. 위 그림은 반도체 패키지 체계를 나타낸 그림입니다.

운영홈페이지 : http://www.tcctech.co.kr
QR 코드 :

반도체 패키징 기술에 있어서 반드시 다음과 같은 몇 가지 요소들을 고려해야 합니다.

(1) 성능

패키지의 구조 및 설계는 기계적 안정성, 전기적 속도와 안정성, 열 방출 능력, 신뢰성 등의 성능 요구특성을 만족해야 합니다. 특히 성능은 전기적인 특성을 나타내는 것으로서 통상 컴퓨터의 CPU와 같은 경우 그 성능은 MIPS (Million Instruction Per Second)의 개념으로 나타내며 이는 cycle time과 cycles per instruction에 반비례합니다. 이중 cycle time의 경우 반도체와 패키지의 지연(delay)에 의해 결정됩니다. 그러므로 칩과 칩 사이의 연결에서 발생하는 패키지 신호지연을 줄이기 위해 회로의 집적도를 높이거나, 접속 길이를 낮추거나, 패키지 재료를 개선하여 패키지의 성능을 높여야 합니다.

(2) 패키지 크기

패키지의 크기를 줄여 패키지 효율(칩 면적/패키지 면적)을 높이는 것은 패키지의 소형화와 성능에 큰 영향을 미친다고 할수 있습니다.  특히 패키지 크기는 전자제품의 크기를 결정함으로 패키지의 소형화는 매우 중요한 고려사항 입니다. 패키지 크기를 줄이기 위해 4면 주변형(peripheral)에서 격자형(area array) 접속을 이용하거나 리드의 피치를 줄이고 있으나 이는 취급의 어려움과 생산성 저하를 가져 올 수 있습니다. 최근 CSP 또는 플립칩 패키지 등은 이와 같은 이유로 개발된 극소형 패키지라 할수 있습니다.

(3) 생산성/가격

패키지의 선택에 있어서 가장 중요한 요인은 성숙한 생산기술이 있는가 하는 점입니다.  저가의 생산기술은 패키지의 경쟁력을 결정합니다. 가격 경쟁력이 있는 패키지의 설계, 재료, 공정과 계속적인 생산성 향상이 매우 중요합니다.

(4) 신뢰성

시스템의 신뢰성은 각 부품의 결함 발생률에 의해 결정됩니다. 패키지의 신뢰성은 열, 전기적 신뢰성으로 결정됩니다.  예로 반도체 junction 온도가 매 10℃ 증가함에 따라 소자의 수명이 10% 감소하며, 약 2%의 스위칭 지연이 발생합니다. 또한 junction 온도는 115℃ 이하로 유지하는 것이 중요합니다. Emission Coupled Logic(ECL)과 같은 소자는 약 50W의 열을 방출하며, 향후 이 같은 소자에 대한 열 설계와 재료 선택을 통해 신뢰성을 높여야 합니다. 또한 패키지의 신뢰성은 전기적인 신뢰성, 즉 잡음(noise), 신호 안정성, cross-talk, switching 잡음에 의해 결정되는 것으로서 잡음을 줄이기 위한 신호와 접지 면을 분리함으로써 microstrip transmission 구조를 설계하거나 적절한 재료 선별 등이 패키지의 전기적 신뢰성 향상에 중요하다 할수 있습니다.

운영홈페이지 : http://www.tcctech.co.kr
QR 코드 :