일반 플라스틱/BGA 패키지 공정 vs. wafer level CSP 공정
일반적인 CSP 패키지의 제조방법은 반도체 공정을 거쳐 완성된 wafer를 각각의 칩으로 개별화(singulation)한 후 이를 패키지화합니다. 그러나 wafer level 패키지는 wafer 상태에서 패키지 공정을 수행하여 회로를 재배열(redistribution) 하거나 플립칩 범핑을 수행하여 패키지 구조를 완성한 후 이를 개별화(singulation) 함으로서 패키지를 완성하는 방법입니다. 따라서 wafer level CSP는 chip 크기와 같으며 또한 모든 패키징 공정은 wafer level에서 이루어집니다. 대개 wafer level CSP의 솔더범프는 격자형으로 배치하며 솔더범프 피치는 0.4 mm 이상으로 assembly 시 수율을 높게 합니다.
이러한 wafer level CSP의 장점은 다음과 같습니다.
1) 가격
일관된 wafer 상에서의 batch 공정과 적은 공정단계 및 재료의 사용으로 가격이 저렴합니다. 또한 probe 테스트 및 assembly 비용을 대폭적 절약이 가능하여, 실제 CSP 가격의 약 1/3 가격까지 제조가 가능합니다. WLCSP를 assembly하는 Micro via HDI 기판 가격이 점차 저렴해지고 있는 것도 WLCSP 가격에 큰 영향을 줍니다.
2) Test
wafer 상태에서 테스트가 가능함으로 별도의 KGD(Known Good Die) 공정이 필요 없습니다.
3) 편의성
wafer 상태로 소비자에게 전달이 가능하고, 기존 SMT 형태로 패키지도 가능합니다.
4) Assembly
넓은 피치와 안정된 UBM 구조, 높은 joint 높이로 assembly가 용이합니다.
5) 패키지 크기
반도체 크기와 같은 크기
6) 전기적/열적 특성
짧은 전기 연결 길이로 인해 전기적 성능과 열적 성능 우수
7) 신뢰성
간단한 구조, 흡습성이 높은 폴리머 재료를 적게 사용함으로 기존 CSP보다 신뢰성이 개선될 수 있으나, 한편 underfill을 사용하지 않음으로 인한 외부 기계적 충격과 진동에 약하고, 노출된 칩의 측면으로 칩에 균열이 발생하는 문제가 있을 수 있습니다. WLCSP는 열응력 보다는 응력에 의한 파괴 현상이 보편적으로 발생하는 문제라 할 수 있습니다.
운영홈페이지 : http://www.tcctech.co.kr
QR 코드 : 
'반도체 패키징기술' 카테고리의 다른 글
| Redistribution wafer level CSP (0) | 2012.08.27 |
|---|---|
| Non-redistribution wafer level CSP (0) | 2012.08.17 |
| CSP 기술동향(Rigid Substrate) (0) | 2012.08.06 |
| CSP 기술동향(Flexible Substrate) (0) | 2012.08.01 |
| CSP의 리드프레임 기술동향 (0) | 2012.07.26 |
