주석과 결합된 납은 전자적 결합에 널리 사용되는 낮은 용융점의 합금을 형성합니다. 그러나 납이 신장, 간, 혈액 및 중앙 신경체계 등을 손상시킬 수 있음이 의학적 연구를 통해 밝혀져 왔습니다. 연간 세계 납 소비의 1% 이하가 전자제품을 위한 솔더 합금에 사용되어지고 있으나, 전기 전자 시스템이 매립지에서 차지하는 비율은 점차 증가하는 추세입니다. 매립지로부터 지하수면으로 누출된 납은 장기적으로 흙과 지표수의 오염원이 될 수 있음이 경고되어져 왔습니다. 최근 제조물에서 납의 사용을 제한 또는 금지시키는 국제법들이 제안되어 왔는데, 가장 공격적이고 잘 알려진 노력은 2008년까지 전자제품에서 납을 금지하는 유럽연합의 전기전자장비 폐기물 지침(Waste Directive in Electrical and Electronic Equipment)입니다. 일본 환경청은 납함유 폐기물을 반드시 밀폐된 매립지에 처리할 것을 제안하였습니다. 일본 경제산업성과 일본 자동차 산업연합은 2001년까지 자동차(배터리 포함)에서 납 사용을 50%로 줄이고, 2003년까지는 33.3%로 줄일 것을 요구하였습니다. 전자장비 제조자들은 이러한 금지안에 대하여 다양한 방법으로 대응하고 있습니다. 다수의 회사들은 입법이 발효되지 않기를 바라면서 관망하고 있는 상태이나, 다른 회사들은 금지안에 대한 공격적인 해결책을 모색하고 있으며, 무연 상품을 그린 마케팅 전략으로 이용하기도 하고 있습니다.
지난 10여년간 무연솔더에 대한 광범위한 연구가 발표되어 왔습니다. 글래이저(Glazer)에서 무연솔더에 대한 종합적인 검토를 수행하였는데, 그 이후 캐리어와 보드의 인터커넥션(표면실장 및 관통홀)에 연구가 집중되어 왔으며, 특히 플립칩 결합을 위한 무연솔더 분야에 관심이 증가하고 있습니다.
플립칩 결합은 반도체 집적 회로와 패키지(또는 직접칩접착에서의 기판) 사이의 전기적 기계적 연결입니다. 이러한 인터커넥션은 외주나 액티브 다이 윗면의 면배열 상에 형성됩니다. UBM은 다이 상에 납땜 가능한 표면을 형성시킵니다. UBM은 또한 주석과 솔더 사이의 확산장벽으로서도 작용하는데, 솔더와 UBM 사이의 상호작용을 견딜 수 있을 만큼 두꺼워야 합니다. 플립칩 결합은 표면실장 결합보다 작으며(150㎛ 정도), 150㎛ 이하의 피치를 갖도록 설계됩니다. 플립칩 결합은 주석과 유기기판 사이의 높은 수준의 스트레인 불일치에 견딜 수 있어야 합니다. 플립칩 기술은 높은 납 성분의 솔더(97.5Pb-2.5Sn)를 이용한 세라믹 패키징에서, 낮은 온도(<260℃)에서 리플로우를 필요로 하는 유기 패키지로 이동하였습니다. 이것은 높은 납성분의 솔더로 다이 범핑함으로써 달성될 수 있는데, 주석-납 공융물로 이를 유기기판에 결합시키게 됩니다. 그러나 이러한 방법은 추가 비용이 들고, 모놀리식 솔더를 사용함으로써 제거될 수 있습니다. 플립칩 결합은 260℃의 최대 리플로우 온도를 갖는 유기기판에의 결합과 호환되는 기판 수준의 리플로우 환경을 견딜 수 있어야 합니다. 무연솔더는 이러한 요구들을 충족시켜야 함은 물론 대체될 주석-납 공융물과 동일 수준이거나 그 이상의 성능을 발휘해야 합니다.
무연 플립칩 결합의 또 다른 장점은 알파입자 방사하는 Pb210이 감소한다는 점입니다. 이들은 능동 입자에 가깝기 때문에, 플립칩 솔더 결합은 다이의 셀 사이즈가 줄어듬에 따라 더욱 중요해진 CMOS 기술에서의 소프트 에러 제한을 위해 최소한의 알파입자 방사 수준을 가져야 합니다. 무연솔더의 조성물들(주석, 구리, 은, 비스무스, 인듐, 안티몬 등)은 방사성 붕괴를 하지 않으므로 알파입자 방사가 최소화됩니다.
운영홈페이지 : http://www.tcctech.co.kr
QR 코드 :
'반도체 패키징기술' 카테고리의 다른 글
CSP의 리드프레임 기술동향 (0) | 2012.07.26 |
---|---|
반도체 패키징기술의 기술동향 (0) | 2012.07.18 |
플립칩 기술 (0) | 2012.07.06 |
SIP (System In Package) 기술 (0) | 2012.07.03 |
내장형 수동소자 기술 (0) | 2012.06.04 |