National Semiconductor의 Micro SMD 소자 제조 공정도
가장 간단한 wafer level CSP 구조로서 대개 리드의 개수가 50개 이하인 소형 소자에 적합합니다. 위그림은 National Semiconductor 사의 Micro SMD 패키지와 제조공정을 나타냈습니다. I/O 수 14개 이하의 전압 레귤레이터, 제어기, 아날로그 소자 등의 용도로 사용되며, 0.5mm 피치, 직경 170 또는 300㎛ 솔더볼, 두께 0.9 mm, 에폭시 백코팅(back coating)을 하여 사용합니다. 제조 공정은 wafer 위 Al 패드에 2차 패시베이션 층으로 폴리이미드를 형성하여 via를 형성한 후 솔더볼을 사용하여 범핑합니다. wafer의 뒤 부분을 에폭시로 코팅하고 이를 절단하여 하나의 패키지로 사용합니다.
운영홈페이지 : http://www.tcctech.co.kr
QR 코드 :
'반도체 패키징기술' 카테고리의 다른 글
Redistribution with Encapsulation WLCSP (0) | 2012.09.03 |
---|---|
Redistribution wafer level CSP (0) | 2012.08.27 |
Wafer Level (WL) CSP 패키지 (0) | 2012.08.10 |
CSP 기술동향(Rigid Substrate) (0) | 2012.08.06 |
CSP 기술동향(Flexible Substrate) (0) | 2012.08.01 |